ALIGNMENT METHOD AND MANUFACTURE OF ELEMENT USING THE SAME

Patent number:

JP7321012

Publication date:

1995-12-08

Inventor:

UZAWA SHIGEYUKI

Applicant:

CANON INC

Classification:

- international:

H01L21/027; G03F9/00

- european:

Application number:


JP19940111021 19940525

Priority number(s):

Abstract of JP7321012

PURPOSE:To reduce alignment error by forming marks on a plurality of layers and performing alignment on the basis of statistical calculation of the positions of the marks on a plurality of the layers.

CONSTITUTION: Alignment marks 11, 13 are formed on an A layer, and alignment marks 12, 14 are formed on a B layer. When the position of shot obtained from the alignment marks 11, 13 on the A layer is (a), measurement error is epsilona, the position of shot obtained from the alignment marks 12, 14 on the B layer is (b), and measurement error is epsilonb, the target position C of shot for forming a C layer is calculated from a formula C=1/2(a+b). Alignment error Eb-cof the B layer and the C layer at this time is given by E bc=1/2 (epsilona+(epsilona<2>))<1/2=(epsilona<2>+epsilonb<2>)<1/2>. Thereby alignment error is more reduced than only the measurement result of the alignment mark on the B layer.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A) (11)特許出願公開番号

特開平7-321012

(43)公開日 平成7年(1995)12月8日


(51) Int.Cl. ⁶	/007	識別記号	庁内整理番号		FΙ							技術表示箇所
H01L 21 G03F 9		н										
	,	••			Н	01L	21/ 30		5	2 1		
											D	
					Н	0 1 L	21/ 30		5	2 5	F	
			審査請	求 未記	清求	請求項	夏の数4	OL	(全	7	頁)	最終頁に続く
(21)出願番号		特願平6-111021			(71)	出願人	0000010	007				
							キヤノ	ン株式	会社			
(22)出願日		平成6年(1994)5月25日					東京都	大田区	下丸	7 3	丁目3	0番2号
					(72)発明者 鵜沒			等 沢 繁行				
												上町53番地キヤ
							ノン株				所内	
				- '	(74) (人野升	弁理士	丸島	儀-	-		
•												

(54)【発明の名称】 位置合わせ方法及びそれを用いた素子の製造方法

(57)【要約】

【目的】 基板に層を形成する際、前記層以前形成され た複数の層と前記層との各位置合せ精度が制御できる位 置合わせ方法を得ること。

【構成】 基板に層を形成する際、前記層以前に形成さ れた層と前記層を位置合せする位置合わせ方法で、前記 層以前に形成された少なくとも2つ以上の層の各々に形 成されているマークの位置を各々計測する工程と、前記 各層のマーク位置の計測結果に基づいて前記層を形成す る工程とを有する。



【特許請求の範囲】

【請求項1】 基板に層を形成する際、前記層以前に形 成された層と前記層を位置合せする位置合わせ方法にお いて、

前記層以前に形成された少なくとも2つ以上の層の各々 に形成されているマークの位置を各々計測する工程と、 前記各層のマーク位置の計測結果に基づいて前記層を形 成する工程と、を有することを特徴とする位置合わせ方 法。

に形成された各層との位置合わせ必要精度に応じて、前 記層以前に形成された各層のマークの位置計測結果を重 みづけ平均を行った結果に基づいて行われることを特徴 とする請求項1の位置合わせ方法。

【請求項3】 レジストが塗布されたウエハ面上のアラ イメントマークの位置を位置検出装置により測定してマ スク(又はレチクル)とウエハとの位置合わせを行った 後にマスク面上のパターンを投影光学系によりウエハ面 上のレジストに投影露光し、次いで該ウエハのレジスト 素子を製造する方法において、

前記パターンの層以前に形成された少なくとも2つ以上 の層の各々に形成されているアライメントマークの位置 を各々計測する工程と、

前記複数の計測結果に基づいて前記マスクと前記ウエハ との位置合わせを行う工程と、を有することを特徴とす る素子の製造方法。

【請求項4】 前記位置合わせ工程は、前記層と前記層 以前に形成された各層との位置合わせ必要精度に応じ て、前記層以前に形成された各層のマークの位置計測結 30 果を重みづけ平均を行った結果に基づいて行われること を特徴とする請求項3の素子の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、位置合わせ方法に関 し、特に半導体製造における位置合わせ方法及びそれを 用いた素子の製造方法に関する。

[0002]

【従来の技術】一般に、10~30程度の膜を基板上に 順次成膜することによって、半導体を形成する。基板上 40 に形成された膜は層と呼ばれる。各々の層パターンは、 あらかじめ定められた基板上の水平位置に形成されなけ ればならない。このために、ある層を基板上に形成する 場合には、その層以前の層においてあらかじめ作られた 位置合わせのためのマークを計測し、その計測値に応じ て膜付けの位置を定める。

【0003】従来、最も位置合わせ精度が必要とされる 層においてアライメントマークを形成し、そのアライメ ントマークの位置を計測して露光を行なっていた。ある

トマークを形成するための工程を行ない、この工程で形 成されたマークに以後のすべての層を合わせるという方 法も提案されている。

[0004]

【発明が解決しようとする課題】現実の半導体製造にお いては、ある層の位置に着目した場合、特定の単一の層 だけでなく、いくつかの層との位置関係が特に重要とな っている。例えば絶縁層(C層)を形成する場合、C層 の下層である導通層(B層)とB層の下層である被絶縁 【請求項2】 前記層形成工程は、前記層と前記層以前 10 対象の層 (A層) のそれぞれに対して、あらかじめ定め られた余裕を持って位置決めする必要がある。もしA唇 とB層のどちらか一方に対して、余裕以上の位置ずれが 生じると、半導体製造における歩留に大きな影響を与え

【0005】従来、上記例のA層でアライメントマーク を形成し、そのマークに合わせてB層とC層を形成して いた。このとき、B層とC層の間の位置関係は、A層を 経由して決定されることとなる。A層とC層の位置合わ せ誤差を ϵ 。、A層とB層の位置合わせ誤差を ϵ 。とす を現像処理してウエハ面上に前記パターンの層を形成し 20 ると、B層とC層の位置合わせ誤差は $(\epsilon_1^2 + \epsilon_5^2)$ 1/2 となる。この方法では、C層とA層、C層とB層の 両方の相対位置余裕が同じとしても、結局値の厳しいC 層とB層の位置合わせ精度によって歩留まりが決定され てしまう。

> 【0006】本発明はこの状況を鑑みて考案されたもの で、上記複数の層においてマークを形成し、複数の層の マークの位置の統計計算に従ってアライメントを行なう ものである。

[0007]

【課題を解決するための手段】本発明の位置合わせ方法 は、基板に層を形成する際、前記層以前に形成された層 と前記層を位置合せする位置合わせ方法で、前記層以前 に形成された少なくとも2つ以上の層の各々に形成され ているマークの位置を各々計測する工程と、前記各層の マーク位置の計測結果に基づいて前記層を形成する工程 とを有することを特徴としている。

【0008】前記層形成工程の好ましい形態は、前記層 と前記層以前に形成された各層との位置合わせ必要精度 に応じて、前記層以前に形成された各層のマークの位置 計測結果を重みづけ平均を行った結果に基づいて行われ ることを特徴としている。

【0009】本発明の素子の製造方法は、レジストが塗 布されたウエハ面上のアライメントマークの位置を位置 検出装置により測定してマスク (又はレチクル) とウエ ハとの位置合わせを行った後にマスク面上のパターンを 投影光学系によりウエハ面上のレジストに投影露光し、 次いで該ウエハのレジストを現像処理してウエハ面上に 前記パターンの層を形成し素子を製造する方法で、前記 パターンの層以前に形成された少なくとも2つ以上の層 いは半導体形成のための膜付けに先立って、アライメン 50 の各々に形成されているアライメントマークの位置を各

々計測する工程と、前記複数の計測結果に基づいて前記 マスクと前記ウエハとの位置合わせを行う工程とを有す ることを特徴としている。

【0010】前記位置合わせ工程の好ましい形態は、前 記層と前記層以前に形成された各層との位置合わせ必要 精度に応じて、前記層以前に形成された各層のマークの 位置計測結果を重みづけ平均を行った結果に基づいて行 われることを特徴としている。

[0011]

す。図1において、Rはレチクル、Wはウエハ、1は投 影露光レンズ、Sはアライメント用の光学系である。ま たSの構成要素として、2はアライメント用の照明装 置、3はピームスプリッタ、4はアライメントコープ、 5は撮像装置である。

【0012】アライメント用の照明装置2からの光はビ ームスプリッタ3、投影露光レンズ1を介してウエハW 上のマークを照明し、マークの像は投影レンズ1、ビー ムスプリッタ3、アライメントスコープ4を介して撮像 5からの撮像信号をデジタル信号に変換する。このデジ タル信号は、7で積算された後、8の位置検出装置でテ ンプレートマチング法により、位置検出される。8は、 α 、 β 、 γ のテンプレートを持ち、マークの種類に応じ て処理を高速で切り替えることができる。各々のマーク の位置計測情報は、ショット毎に9のCPUで統計処理 されて、10のステージ駆動装置へ指令される。

【0013】図2に本発明に関わるアライメントマーク 配置の例を示す。図2(a)はショット内の平面配置 *

 $E_{b-c} = \frac{1}{2} \left(\varepsilon_a + \left(\varepsilon_a^2 + \varepsilon_b^2 \right) \right)^{1/2} \right) \leq \left(\varepsilon_a^2 + \varepsilon_b^2 \right)^{1/2}$

となり、B層のアライメントマークの計測結果だけより 位置合わせ誤差が小さくなる。ただし、B層を形成して いる時としていない時のA層のアライメントマークの計 測誤差ε』は同じとしている。

【0018】次に、各々の層間の必要位置合わせ精度が※

$$c = M_a / (M_a + M_b) * a + M_b / (M_a + M_b) * b \cdots (1)$$

 $M_a = 1 / (C_a - \epsilon_a)$, $M_b = 1 / (C_b - \epsilon_b)$

以上は2層の場合であるが、対象とする層が3層以上の 場合でも同様に計算できる。

【0019】チップの回転や倍率を計測して、アライメ ントする場合においても、その目標値の計算は(1)式 に準じる。図5、図6にその例を示す。図5に示すよう に、1つの計測ショットに4個のマークを付ければ、チ ップの並進成分だけでなく、チップ回転とチップ倍率を 求めることができる。各マークの計測値と位置を表1の

*図、(b) はマークの段差構造を示す。11、13はA 層で形成されたアライメントマーク、12、14はB層 で形成されたアライメントマークを表わす。

【0014】図3にグローバルアライメント時の計測シ ョット配置の例を、図4にその例における計測露光シー ケンスを示す。グローバルアライメントでは、あらかじ めサンプルしたショットの位置計測しか行なわないた め、ウエハの処理時間の内で計測にかかる時間が少な い。したがって、本発明のようにA層及びB層のマーク 【実施例】図1は本発明に関わるアライメント装置を示 10 を検出する為ショットあたりの計測時間が約2倍になる 場合でも、全体のスループットに与える影響は小さい。 一般に、テンプレートマッチング法によって位置計測を 行なう場合、アライメントマークの段差構造によってテ ンプレートを変更する必要がある。本発明では、複数の テンプレートメモリを利用し、これを高速に切り替えて

【0015】A層のアライメントマークの位置計測から 得られるショットの位置をa、計測誤差を ϵ 、、B層の アライメントマークの位置計測から得られるショットの 装置 5 に結像される。6 のA / D 変換装置は、撮像装置 20 位置をb、計測誤差を ϵ 。とすると、この時のC 層を形 成する為のショットの目標位置Cを次式のように計算す

> [0016] 【外1】

 $c = \frac{1}{2} (a + b)$

この時のB層とC層の位置合わせ誤差E。こ。は、 [0017] [外2]

※異なる場合は、半導体設計時に定められる量である。各 々の層間で必要とされる位置合わせ精度を、ここではC 層とA層との必要精度をC.、C層とB層との必要精度 をC。として、このときC層を形成する為のショットの 目標位置 c は次式で計算される。

ように定めると、図6に図示する計算方法により、A層 40 とのチップ回転誤差R_k、B層とのチップ回転誤差R_b が求まり、その平均からチップ回転補正書Rを定めるこ とができる。チップ倍率Mについても同様に求まり、露 光倍率を微調することにより、チップ全域でのアライメ ントが可能となる。以下に補正計算式を示す。

[0020]

【表1】

表1 マークの結元

マーク番号	計製值	マークx座標	y座標
1 1 d	× _{11d}	11dx	1 1 d y
1 2 d	* 12d	1 2 d x	12dy
13 d	y _{13d}	13dx	13 d y
14d	y _{14d}	14dx	1 4 d y
1 1 u	× _{llu}	llux	1 1 u y
12 u	ж ₁₂ и	1 2 u x	12 u y
13 u	y _{13u}	13ux	13 u y
14 u	y _{14u}	14 u x	14 u y

[0021]

$$R = (R_A + R_B)$$

$$\begin{split} R_{A} &= \frac{11_{ux}}{11_{ux}^{1}+11_{uy}^{2}} x_{11u} + \frac{13_{uy}}{13_{ux}^{2}+13_{uy}^{2}} y_{18u} + \frac{11_{dx}}{11_{dx}^{1}+11_{dy}^{2}} x_{11d} + \frac{13_{cy}}{13_{dx}^{2}+13_{dy}^{2}} y_{18d} \\ R_{B} &= \frac{12_{ux}}{12_{ux}^{2}+12_{uy}^{2}} x_{18u} + \frac{14_{uy}}{14_{ux}^{2}+14_{uy}^{2}} y_{14u} + \frac{12_{dx}}{12_{dx}^{2}+12_{dy}^{2}} x_{18d} + \frac{14_{uy}}{14_{dx}^{2}+14_{dy}^{2}} y_{14d} \end{split}$$

$$M = (M_A + M_B)$$

$$\begin{split} M_A &= \frac{11_{uy}}{11_{ux}^2 + 11_{uy}^2} \, x_{1tu} \, + \, \frac{13_{ux}}{13_{ux}^2 + 13_{uy}^2} \, y_{1su} \, + \, \frac{11_{dy}}{11_{dx}^2 + 11_{dy}^2} \, x_{1td} \, + \, \frac{13_{dx}}{13_{dx}^2 + 13_{dy}^2} \, y_{1su} \\ M_B &= \frac{12_{uy}}{12_{ux}^2 + 12_{uy}^2} \, x_{1zu} \, + \, \frac{14_{ux}}{14_{ux}^2 + 14_{uy}^2} \, y_{1su} \, + \, \frac{12_{dy}}{12_{dx}^2 + 12_{dy}^2} \, x_{1zu} \, + \, \frac{14_{dx}}{14_{dx}^2 + 14_{dy}^2} \, y_{1su} \end{split}$$

【0022】次に上記説明した位置合わせ方法を利用し 30 させる。ステップ12(CVD)ではウエハ表面に絶縁 た半導体デバイスの製造方法の実施例を説明する。図7 は半導体デバイス(ICやLSI等の半導体チップ、あ るいは液晶パネルやCCD等)の製造のフローを示す。 ステップ1 (回路設計) では半導体デバイスの回路設計 を行なう。ステップ2 (マスク製作) では設計した回路 パターンを形成したマスクを製作する。一方、ステップ 3 (ウエハ製造) ではシリコン等の材料を用いてウエハ を製造する。ステップ4(ウエハプロセス)は前工程と 呼ばれ、上記用意したマスクとウエハを用いて、リソグ ラフィ技術によってウエハ上に実際の回路を形成する。 次のステップ5 (組み立て) は後工程と呼ばれ、ステッ ブ4によって作製されたウエハを用いて半導体チップ化 する工程であり、アッセンブリ工程(ダイシング、ポン ディング)、パッケージング工程 (チップ封入) 等の工 程を含む。ステップ6(検査)ではステップ5で作製さ れた半導体デバイスの動作確認テスト、耐久性テスト等 の検査を行なう。こうした工程を経て半導体デバイスが 完成し、これが出荷(ステップ7)される。

【0023】図8は上記ウエハプロセスの詳細なフロー

膜を形成する。ステップ13 (電極形成) ではウエハト に電極を蒸着によって形成する。ステップ14(イオン 打込み)ではウエハにイオンを打ち込む。ステップ15 (レジスト処理) ではウエハに感光剤を塗布する。 ステ ップ16(露光)では上記説明した位置合わせ方法によ って位置合わせしてマスクの回路パターンをウエハに焼 付露光する。ステップ17 (現像) では露光したウエハ を現像する。ステップ18 (エッチング) では現像した レジスト像以外の部分を削り取る。ステップ19 (レジ 40 スト剥離)ではエッチングが済んで不要となったレジス トを取り除く。これらのステップを繰り返し行なうこと によって、ウエハ上に多重に回路パターンが形成され る。

【0024】本実施例の製造方法を用いれば、従来は製 造が難しかった高集積度の半導体デバイスを製造するこ とができる。

[0025]

【発明の効果】以上説明したように、本発明によれば、 基板に層を形成する際、前記層以前に形成された複数の を示す。ステップ11(酸化)ではウエハの表面を酸化 50 屑と前記層との各位置合せ精度が制御できるためあらか

じめプロセス設計時に定められた位置ずれ余裕度に応じ たアライメント精度が達成できる。

【図面の簡単な説明】

【図1】本発明に関わるアライメント装置。

【図2】本発明に関わるアライメントマーク配置の例を 示す図。

【図3】本発明に関わるグローバルアライメント時の計 測ショットの例を示す図。

【図4】本発明に関わる計測露光シーケンスを示す図。

【図5】チップ回転、チップ倍率のマーク配置の例を示 10 9 CPU

【図6】チップ回転、チップ倍率の計算の説明図。


【図7】本発明に関わる半導体デバイスの製造フロー

【図8】本発明に関わるウエハプロセスの図。 【符号の説明】


- 1 投影露光レンズ
- 2 アライメント用の照明装置
- 3 ピームスプリッタ
- 4 アライメントスコープ
- 5 摄像装置
- 6 A/D変換装置
- 10 ステージ駆動装置
- 11、13 A層で形成されたアライメントマーク
- 12、14 B層で形成されたアライメントマーク


[図2] 【図3】 [図5] 144 11.13 (a) ショット内平面図 (b) アライメントマーク最整構造

【図6】



ウエハプロセス





フロントページの続き

(51) Int. Cl. 6 識別記号 庁内整理番号 F I

技術表示箇所

525 N 525 W